Thématiques de recherche

Etude de la fiabilité sous sollicitations externes

Cette première thématique adresse les mémoires de base et les mémoires prototypes quasi-matures. L’objectif général est d’analyser la fiabilité des mémoires sous diverses sollicitations (électrique, thermique et/ou radiative) et de caractériser et modéliser l’évolution de leurs performances dans le temps. L’ITRS identifie comme critique la fiabilité des mémoires et des circuits qui les embarquent. La fiabilité des dispositifs et des circuits reste donc un verrou de premier plan, principalement en raison de la réduction des dimensions (effet lithographique, variabilité, densité etc.), mais aussi du fait de l’introduction de nouvelles options technologiques (matériaux High-k, grille métallique, silicium contraint etc.). Ces éléments associés aux sollicitations externes d’usage peuvent modifier ou générer de nouveaux modes de défaillance. Pour ces raisons, l’équipe « Mémoires » souhaite poursuivre ses travaux selon trois orientations.

Diélectriques simples et multicouches : L’évolution des mémoires de base à stockage de charge (EEPROM, Flash), à chaque nœud technologique, impose une modification ou une adaptation des diélectriques dont le rôle est prédominant dans les opérations de mémorisation. En effet, à terme seul la modification des empilements de diélectriques devrait permettre de poursuivre la réduction d’échelle, avec potentiellement la génération de nouveaux modes de défaillance. Dans ce cadre, l’équipe « Mémoires » mène des études aussi bien expérimentales, basées sur des caractérisations physiques et électriques, que de modélisation des modes de défaillance dans les empilements de diélectriques simples et multicouches (e.g. High-k, SiO₂, Oxyde/Nitrure/Oxyde…).

Fiabilité sous sollicitations des cellules mémoires : La fiabilité des cellules mémoires est un réel verrou technologique avec la réduction de taille et l’apparition potentielle de nouveaux modes de défaillances. L’objectif des études menées est double. D’une part, il doit permettre la compréhension et la modélisation des phénomènes physiques en travaillant à tous les niveaux de description des mémoires de base (Flash à grille flottante et nanocristaux, SRAM). Cette approche est basée sur l’expérimentation couplée à un traitement systématique des données en vue de la modélisation des phénomènes. D’autre part, il permet de développer des méthodes de test/caractérisation basées sur l’application de sollicitations externes (électriques, thermiques ou radiatives) permettant d’accélérer ou de discriminer les modes de défaillance. Un intérêt particulier est porté sur les « effets cumulés » liés, par exemple, à l’association des sollicitations électriques et thermiques ou électriques et radiatives.

Optimisation en vue de la fiabilité : La fiabilité des systèmes embarquant des mémoires reste un verrou technologique avec la réduction des dimensions. La réponse à apporter à ce problème ne peut être envisagé qu’en considérant tous les niveaux de description. L’équipe « Mémoires » développe des optimisations sur les mémoires de base et prototypes en vue de l’amélioration de la fiabilité, avec notamment des solutions basées sur une modification des procédés de fabrication, mais aussi sur de nouvelles solutions architecturales. De manière, plus générale, des optimisations des circuits périphériques peuvent aussi être envisagées, pour contrecarrer les problèmes de fabrication et de fiabilité issus de la difficulté croissante à maîtriser la lithographie ainsi que les gaps de densité des circuits.

Développement de solutions innovantes        

Cette seconde thématique est centrée sur les mémoires prototypes innovantes et surtout sur les mémoires émergentes. L’objectif général est de déployer la chaîne de valeur du matériau fonctionnel constituant l’élément de mémorisation jusqu’au circuit, en évaluant les potentialités d’intégration de ces mémoires selon leur degré de maturité. Cette intégration passe par des études menées aux différents niveaux de description des mémoires. Celles-ci doivent couvrir la compréhension des mécanismes physiques de programmation en lien avec les caractérisations physiques et électriques, la modélisation compacte de ces mécanismes, ainsi que la proposition d’architectures de circuit innovantes. Dans ce cadre général, l’équipe « Mémoires » adresse principalement trois verrous technologiques, qui représentent autant d’orientations pour cette thématique.

Développement et intégration de solutions mémoires : Le panel de mémoire traité touche aussi bien les mémoires prototypes volatiles (1TDRAM) et non volatiles (mémoire Flash à base de nanocristaux ou Split-Gate) que les mémoires émergentes résistives (RRAM). Dans le cas des mémoires prototypes volatiles et non volatiles, le verrou technologique identifié comme essentiel dans l’ITRS est la réduction des dimensions de ces dispositifs. L’équipe « Mémoires » s’attache donc à mener des études sur l’intégration de ces composants. L’effet du dimensionnement et des options technologiques choisies est étudié et modélisé pour analyser l’impact sur les performances de ces mémoires, ouvrant ainsi la voie à des études sur leur intégration au niveau circuit. Dans le cas des mémoires émergentes de type RRAM, les verrous technologiques identifiés par l’ITRS concernent principalement (i) leur intégration sur des nœuds technologiques agressifs (inférieurs à 20 nm) ; (ii) la compréhension des mécanismes mis en œuvre lors de la programmation ; (iii) l’amélioration de leurs performances (endurance, rétention). Les études sur ces dispositifs s’appuient sur l’ensemble de la chaîne de valeur de l’équipe.

Intégration de mémoires émergentes sur support souple : Ces dernières années, le support souple est devenu une alternative économiquement viable pour certaines applications de type nomades, affichage (OLED) ou RFID. Dans ce contexte, l’équipe « Mémoires » se positionne sur l’intégration de mémoires émergentes de type RRAM sur un substrat polymère. La première étape est la réalisation d’éléments de mémorisation sur ce type de support et la compréhension des mécanismes physiques de programmation. Dans cet axe de recherche, l’équipe « Mémoires » s’appuie sur son expérience, de plusieurs années, sur le développement et les mécanismes de programmation des mémoires résistives sur silicium. Dans une perspective plus lointaine, selon les performances atteintes et leur adéquation au cahier des charges des applications sur support souple, une intégration au niveau circuit pourra être envisagée.

Cellules mémoires distribuées : L’ITRS identifie comme un verrou technologique la possibilité de transformer l’architecture des circuits faisant appel aux mémoires en utilisant non plus une architecture à base de « cœurs de calcul dans les mémoires » mais de « mémoires distribuées dans les cœurs de calcul ». Cette évolution est possible en appréhendant les capacités d’intégration des mémoires prototypes et surtout émergentes au sein des circuits. Dans ce sens, l’équipe « Mémoires » poursuit l’étude de la  cellule Flash à double-grille de contrôle avec son optimisation pour son intégration dans les fonctions analogiques de circuits embarquant des eFlash. Cette première expérience  est étendue aux mémoires émergentes RRAM.