Soutenance de thèse 06/07/2023 - Fadi Jebali - Conception d'un système mixte (Mémoire RRAM & numérique) ciblant un accélérateur matériel de réseau de neurones binaires

Annonce de soutenance de thèse

M. Fadi JEBALI

(ED353 SCIENCES POUR L'INGENIEUR : Mécanique, Physique, Micro et Nanoélectronique )

Soutiendra publiquement ses travaux de thèse intitulés :

Conception d'un système mixte (Mémoire RRAM & numérique) ciblant un accélérateur matériel de réseau de neurones binaires

Dirigé par : Jean-Michel PORTAL (IM2NP) et Damien QUERLIOZ (C2N)

le jeudi 6 juillet à 10h30 - Amphi Néel - Campus de Polytech - Technopôle de Château-Gombert

Resumé

L’industrie de l’Internet des Objets (IoT) cherche, désormais, à incorporer l’Intelligence Artificielle (AI) au sein même des capteurs. Cependant, elle fait face à des défis importants liés particulièrement à la consommation d’énergie et aux architectures de traitement centrées sur le calcul. Les mémoires résistives (RRAM) et les concepts de traitement dans ou près de la mémoire (IMC/NMC), associés à une implémentation statique des poids des réseaux de neurones, semblent être un solution prometteuse pour relever ces défis. Dans ce contexte, nous proposons une méthode de mesure de la commutation des RRAMs en introduisant une technique de terminaison d’écriture (WT). Des mesures approfondies montrent des vitesses de commutation comparables aux méthodes de l’état de l’art actuelles sur des guides d’ondes dédiées et soulignent l’impact du WT sur la distribution de l’état de faible résistance (LRS). Par ailleurs, nous proposons un accélérateur de réseau de neurones binaires (BNN) utilisant une technologie hybride RRAM/CMOS mettant en œuvre une solution NMC. Cet accélérateur est robuste et performant, même alimenté par une petite cellule solaire sous un éclairage variable, le rendant adapté aux exigences extrêmes de l’IoT. Enfin, nous proposons une seconde version de cet accélérateur BNN en utilisant une solution NMC analogique configurable, offrant une plus grande flexibilité pour implémenter les différentes topologies de réseau.

Mots Clés

Mémoire résistive, RRAM, Réseaux de neurones binaires, BNN, Temps de commutation, Traitement proche mémoire, Configurabilité matérielle, Edge computing.

Composition du jury :

- Président du jury: Pr. Ian O'Connor, INL, Ecole Centrale de Lyon, France
- Rapporteure : Pr. Lirida Naviner, Telecom Paris, Institut Polytechnique de Paris, France
- Rapporteur : Dr. Fabien Alibart, IEMN,Université de Lille, France   
- Examinateur : Pr. Marc Bocquet, IM2NP, Aix-Marseille université, France
- Directeur de thèse : Pr. Jean-Michel Portal, IM2NP, Aix-Marseille université, France
- Co-encadrant de thèse : Dr. Damien Querlioz, C2N, Université Paris-Saclay, France